2 * This file is generated automatically according to the design of silicon.
3 * Don't modify it directly.
6 X_DEFINE_IRQ(MT6582_USB0_IRQ_ID
, 64, L
,LEVEL
)
7 X_DEFINE_IRQ(MT6582_USB1_IRQ_ID
, 65, L
,LEVEL
)
8 X_DEFINE_IRQ(TS_IRQ_ID
, 66, L
,EDGE
)
9 X_DEFINE_IRQ(TS_BATCH_IRQ_ID
, 67, L
,EDGE
)
10 X_DEFINE_IRQ(LOWBATTERY_IRQ_ID
, 68, L
,EDGE
)
11 X_DEFINE_IRQ(PWM_IRQ_ID
, 69, L
,LEVEL
)
12 X_DEFINE_IRQ(THERM_CTRL_IRQ_ID
, 70, L
,LEVEL
)
13 X_DEFINE_IRQ(MT_MSDC0_IRQ_ID
, 71, L
,LEVEL
)
14 X_DEFINE_IRQ(MT_MSDC1_IRQ_ID
, 72, L
,LEVEL
)
15 X_DEFINE_IRQ(MT_MSDC2_IRQ_ID
, 73, L
,LEVEL
)
16 X_DEFINE_IRQ(MT_MSDC3_IRQ_ID
, 74, L
,LEVEL
)
17 X_DEFINE_IRQ(MT_I2C0_IRQ_ID
, 76, L
,LEVEL
)
18 X_DEFINE_IRQ(MT_I2C1_IRQ_ID
, 77, L
,LEVEL
)
19 X_DEFINE_IRQ(MT_I2C2_IRQ_ID
, 78, L
,LEVEL
)
20 X_DEFINE_IRQ(BITF_IRQ_ID
, 82, L
,LEVEL
)
21 X_DEFINE_IRQ(MT_UART1_IRQ_ID
, 83, L
,LEVEL
)
22 X_DEFINE_IRQ(MT_UART2_IRQ_ID
, 84, L
,LEVEL
)
23 X_DEFINE_IRQ(MT_UART3_IRQ_ID
, 85, L
,LEVEL
)
24 X_DEFINE_IRQ(MT_UART4_IRQ_ID
, 86, L
,LEVEL
)
25 X_DEFINE_IRQ(MT_NFIECC_IRQ_ID
, 87, L
,LEVEL
)
26 X_DEFINE_IRQ(MT_NFI_IRQ_ID
, 88, L
,LEVEL
)
27 X_DEFINE_IRQ(MT_GDMA1_IRQ_ID
, 89, L
,LEVEL
)
28 X_DEFINE_IRQ(MT_GDMA2_IRQ_ID
, 90, L
,LEVEL
)
29 X_DEFINE_IRQ(MT6582_HIF_PDMA_IRQ_ID
, 91, L
,LEVEL
)
30 X_DEFINE_IRQ(AP_DMA_I2C0_IRQ_ID
, 92, L
,LEVEL
)
31 X_DEFINE_IRQ(AP_DMA_I2C1_IRQ_ID
, 93, L
,LEVEL
)
32 X_DEFINE_IRQ(AP_DMA_I2C2_IRQ_ID
, 94, L
,LEVEL
)
33 X_DEFINE_IRQ(MT_DMA_UART0_TX_IRQ_ID
, 95, L
,LEVEL
)
34 X_DEFINE_IRQ(MT_DMA_UART0_RX_IRQ_ID
, 96, L
,LEVEL
)
35 X_DEFINE_IRQ(MT_DMA_UART1_TX_IRQ_ID
, 97, L
,LEVEL
)
36 X_DEFINE_IRQ(MT_DMA_UART1_RX_IRQ_ID
, 98, L
,LEVEL
)
37 X_DEFINE_IRQ(MT_DMA_UART2_TX_IRQ_ID
, 99, L
,LEVEL
)
38 X_DEFINE_IRQ(MT_DMA_UART2_RX_IRQ_ID
, 100, L
,LEVEL
)
39 X_DEFINE_IRQ(MT_DMA_UART3_TX_IRQ_ID
, 101, L
,LEVEL
)
40 X_DEFINE_IRQ(MT_DMA_UART3_RX_IRQ_ID
, 102, L
,LEVEL
)
41 X_DEFINE_IRQ(AP_DMA_BTIF_TX_IRQ_ID
, 103, L
,LEVEL
)
42 X_DEFINE_IRQ(AP_DMA_BTIF_RX_IRQ_ID
, 104, L
,LEVEL
)
43 X_DEFINE_IRQ(MT_GCPU_IRQ_ID
, 105, L
,LEVEL
)
44 X_DEFINE_IRQ(MT_GCPU_DMX_IRQ_ID
, 106, L
,LEVEL
)
45 X_DEFINE_IRQ(MT_GCPU_MMU_IRQ_ID
, 107, L
,LEVEL
)
46 X_DEFINE_IRQ(MT_GCPU_MMU_SEC_IRQ_ID
, 108, L
,LEVEL
)
47 X_DEFINE_IRQ(MT_ETHER_NIC_WRAP_IRQ_ID
, 109, L
,LEVEL
)
48 X_DEFINE_IRQ(MT6582_SPI1_IRQ_ID
, 110, L
,LEVEL
)
49 X_DEFINE_IRQ(MSDC0_WAKEUP_PS_IRQ_ID
, 111, H
,EDGE
)
50 X_DEFINE_IRQ(MSDC1_WAKEUP_PS_IRQ_ID
, 112, H
,EDGE
)
51 X_DEFINE_IRQ(MSDC2_WAKEUP_PS_IRQ_ID
, 113, H
,EDGE
)
52 X_DEFINE_IRQ(MT_PTP_FSM_IRQ_ID
, 117, L
,LEVEL
)
53 X_DEFINE_IRQ(BTIF_WAKEUP_IRQ_ID
, 118, L
,LEVEL
)
54 X_DEFINE_IRQ(MT_IRRX_IRQ_ID
, 119, L
,LEVEL
)
55 X_DEFINE_IRQ(MT_WDT_IRQ_ID
, 120, L
,EDGE
)
56 X_DEFINE_IRQ(DCC_APARM_IRQ_ID
, 124, L
,LEVEL
)
57 X_DEFINE_IRQ(APARM_CTI_IRQ_ID
, 125, L
,LEVEL
)
58 X_DEFINE_IRQ(MT_APARM_DOMAIN_IRQ_ID
, 126, L
,LEVEL
)
59 X_DEFINE_IRQ(MT_APARM_DECERR_IRQ_ID
, 127, L
,LEVEL
)
60 X_DEFINE_IRQ(DOMAIN_ABORT_IRQ_ID0
, 128, L
,LEVEL
)
61 X_DEFINE_IRQ(CCIF0_AP_IRQ_ID
, 132, L
,LEVEL
)
62 X_DEFINE_IRQ(AFE_MCU_IRQ_ID
, 136, L
,LEVEL
)
63 X_DEFINE_IRQ(M4U1_IRQ_ID
, 138, L
,LEVEL
)
64 X_DEFINE_IRQ(M4UL2_IRQ_ID
, 139, L
,LEVEL
)
65 X_DEFINE_IRQ(M4UL2_SEC_IRQ_ID
, 140, L
,LEVEL
)
66 X_DEFINE_IRQ(REFRESH_RATE_IRQ_ID
, 141, L
,EDGE
)
67 X_DEFINE_IRQ(MT6582_APARM_GPTTIMER_IRQ_LINE
, 144, L
,LEVEL
)
68 X_DEFINE_IRQ(MT_EINT_IRQ_ID
, 145, H
,LEVEL
)
69 X_DEFINE_IRQ(EINT_EVENT_IRQ_ID
, 146, L
,LEVEL
)
70 X_DEFINE_IRQ(MT6582_PMIC_WRAP_IRQ_ID
, 147, H
,LEVEL
)
71 X_DEFINE_IRQ(MT_KP_IRQ_ID
, 148, L
,EDGE
)
72 X_DEFINE_IRQ(MT_SPM_IRQ_ID
, 149, L
,LEVEL
)
73 X_DEFINE_IRQ(MT_SPM1_IRQ_ID
, 150, L
,LEVEL
)
74 X_DEFINE_IRQ(MT_SPM2_IRQ_ID
, 151, L
,LEVEL
)
75 X_DEFINE_IRQ(MT_SPM3_IRQ_ID
, 152, L
,LEVEL
)
76 X_DEFINE_IRQ(MT_EINT_DIRECT0_IRQ_ID
, 153, H
,LEVEL
)
77 X_DEFINE_IRQ(MT_EINT_DIRECT1_IRQ_ID
, 154, H
,LEVEL
)
78 X_DEFINE_IRQ(MT_EINT_DIRECT2_IRQ_ID
, 155, H
,LEVEL
)
79 X_DEFINE_IRQ(MT_EINT_DIRECT3_IRQ_ID
, 156, H
,LEVEL
)
80 X_DEFINE_IRQ(MT_EINT_DIRECT4_IRQ_ID
, 157, H
,LEVEL
)
81 X_DEFINE_IRQ(MT_EINT_DIRECT5_IRQ_ID
, 158, H
,LEVEL
)
82 X_DEFINE_IRQ(MT_EINT_DIRECT6_IRQ_ID
, 159, H
,LEVEL
)
83 X_DEFINE_IRQ(MT_EINT_DIRECT7_IRQ_ID
, 160, H
,LEVEL
)
84 X_DEFINE_IRQ(MT_EINT_DIRECT8_IRQ_ID
, 161, H
,LEVEL
)
85 X_DEFINE_IRQ(MT_EINT_DIRECT9_IRQ_ID
, 162, H
,LEVEL
)
86 X_DEFINE_IRQ(MT_EINT_DIRECT10_IRQ_ID
, 163, H
,LEVEL
)
87 X_DEFINE_IRQ(MT_EINT_DIRECT11_IRQ_ID
, 164, H
,LEVEL
)
88 X_DEFINE_IRQ(MT_EINT_DIRECT12_IRQ_ID
, 165, H
,LEVEL
)
89 X_DEFINE_IRQ(MT_EINT_DIRECT13_IRQ_ID
, 166, H
,LEVEL
)
90 X_DEFINE_IRQ(MT_EINT_DIRECT14_IRQ_ID
, 167, H
,LEVEL
)
91 X_DEFINE_IRQ(SMI_LARB0_IRQ_ID
, 168, L
,LEVEL
)
92 X_DEFINE_IRQ(SMI_LARB1_IRQ_ID
, 169, L
,LEVEL
)
93 X_DEFINE_IRQ(SMI_LARB2_IRQ_ID
, 170, L
,LEVEL
)
94 X_DEFINE_IRQ(MT_VDEC_IRQ_ID
, 171, L
,LEVEL
)
95 X_DEFINE_IRQ(MT_VENC_IRQ_ID
, 172, L
,LEVEL
)
96 X_DEFINE_IRQ(MT6582_JPEG_ENC_IRQ_ID
, 173, L
,LEVEL
)
97 X_DEFINE_IRQ(SENINF_IRQ_ID
, 174, L
,LEVEL
)
98 X_DEFINE_IRQ(CAMERA_ISP_IRQ0_ID
, 175, L
,LEVEL
)
99 X_DEFINE_IRQ(CAMERA_ISP_IRQ1_ID
, 176, L
,LEVEL
)
100 X_DEFINE_IRQ(CAMERA_ISP_IRQ2_ID
, 177, L
,LEVEL
)
101 X_DEFINE_IRQ(MT6582_DISP_MDP_RDMA_IRQ_ID
, 178, L
,LEVEL
)
102 X_DEFINE_IRQ(MT6582_DISP_MDP_RSZ0_IRQ_ID
, 179, L
,LEVEL
)
103 X_DEFINE_IRQ(MT6582_DISP_MDP_RSZ1_IRQ_ID
, 180, L
,LEVEL
)
104 X_DEFINE_IRQ(MT6582_DISP_MDP_TDSHP_IRQ_ID
, 181, L
,LEVEL
)
105 X_DEFINE_IRQ(MT6582_DISP_MDP_WDMA_IRQ_ID
, 182, L
,LEVEL
)
106 X_DEFINE_IRQ(MT6582_DISP_MDP_WROT_IRQ_ID
, 183, L
,LEVEL
)
107 X_DEFINE_IRQ(MT6582_DISP_RDMA_IRQ_ID
, 184, L
,LEVEL
)
108 X_DEFINE_IRQ(MT6582_DISP_OVL_IRQ_ID
, 185, L
,LEVEL
)
109 X_DEFINE_IRQ(MT6582_DISP_WDMA_IRQ_ID
, 186, L
,LEVEL
)
110 X_DEFINE_IRQ(MT6582_DISP_BLS_IRQ_ID
, 187, L
,LEVEL
)
111 X_DEFINE_IRQ(MT6582_DISP_COLOR_IRQ_ID
, 188, L
,LEVEL
)
112 X_DEFINE_IRQ(MT6582_DISP_DSI_IRQ_ID
, 189, L
,LEVEL
)
113 X_DEFINE_IRQ(MT6582_DISP_DPI0_IRQ_ID
, 190, L
,LEVEL
)
114 X_DEFINE_IRQ(MT6582_DISP_CMDQ_IRQ_ID
, 191, L
,LEVEL
)
115 X_DEFINE_IRQ(MT6582_DISP_CMDQ_SECURE_IRQ_ID
, 192, L
,LEVEL
)
116 X_DEFINE_IRQ(MT6582_DISP_MUTEX_IRQ_ID
, 193, L
,LEVEL
)
117 X_DEFINE_IRQ(MM_DUMMY0_IRQ_ID
, 194, L
,LEVEL
)
118 X_DEFINE_IRQ(MM_DUMMY1_IRQ_ID
, 195, L
,LEVEL
)
119 X_DEFINE_IRQ(MT6582_DISP_RDMA1_IRQ_ID
, 196, L
,LEVEL
)
120 X_DEFINE_IRQ(MM_DUMMY3_IRQ_ID
, 197, L
,LEVEL
)
121 X_DEFINE_IRQ(MM_DUMMY4_IRQ_ID
, 198, L
,LEVEL
)
122 X_DEFINE_IRQ(MM_DUMMY5_IRQ_ID
, 199, L
,LEVEL
)
123 X_DEFINE_IRQ(MM_DUMMY6_IRQ_ID
, 200, L
,LEVEL
)
124 X_DEFINE_IRQ(MM_DUMMY7_IRQ_ID
, 201, L
,LEVEL
)
125 X_DEFINE_IRQ(MT_MFG_IRQ0_ID
, 202, L
,LEVEL
)
126 X_DEFINE_IRQ(MT_MFG_IRQ1_ID
, 203, L
,LEVEL
)
127 X_DEFINE_IRQ(MT_MFG_IRQ2_ID
, 204, L
,LEVEL
)
128 X_DEFINE_IRQ(MT_MFG_IRQ3_ID
, 205, L
,LEVEL
)
129 X_DEFINE_IRQ(MT_MFG_IRQ4_ID
, 206, L
,LEVEL
)
130 X_DEFINE_IRQ(MT_MFG_IRQ5_ID
, 207, L
,LEVEL
)
131 X_DEFINE_IRQ(MT_MFG_IRQ6_ID
, 208, L
,LEVEL
)
132 X_DEFINE_IRQ(MT_MFG_IRQ7_ID
, 209, L
,LEVEL
)
133 X_DEFINE_IRQ(MT_MFG_IRQ8_ID
, 210, L
,LEVEL
)
134 X_DEFINE_IRQ(MT_MFG_IRQ9_ID
, 211, L
,LEVEL
)
135 X_DEFINE_IRQ(MT_MFG_IRQ10_ID
, 212, L
,LEVEL
)
136 X_DEFINE_IRQ(MT_APXGPT_SECURE_IRQ_ID
, 213, L
,LEVEL
)
137 X_DEFINE_IRQ(MT_CEC_IRQ_ID
, 214, L
,LEVEL
)
138 X_DEFINE_IRQ(CONN_WDT_IRQ_ID
, 215, L
,EDGE
)
139 X_DEFINE_IRQ(WF_HIF_IRQ_ID
, 216, L
,LEVEL
)
140 X_DEFINE_IRQ(MT_CONN2AP_BTIF_WAKEUP_IRQ_ID
, 217, L
,LEVEL
)
141 X_DEFINE_IRQ(BT_CVSD_IRQ_ID
, 218, L
,LEVEL
)
142 X_DEFINE_IRQ(MT_CIRQ_IRQ_ID
, 219, L
,LEVEL
)