PCI: xilinx-nwl: Enable all MSI interrupts using MSI mask
authorBharat Kumar Gogada <bharat.kumar.gogada@xilinx.com>
Tue, 30 Aug 2016 10:39:17 +0000 (16:09 +0530)
committerBjorn Helgaas <bhelgaas@google.com>
Tue, 13 Sep 2016 15:15:41 +0000 (10:15 -0500)
The current mask enables and allows only one MSI interrupt on each MSI
line.  Enable all MSI interrupts, which will also support Endpoints with
multi-MSI support.

Signed-off-by: Bharat Kumar Gogada <bharatku@xilinx.com>
Signed-off-by: Bjorn Helgaas <bhelgaas@google.com>
drivers/pci/host/pcie-xilinx-nwl.c

index dfdf58f20b199380bf3c35867b02a560fabcc2d0..07261a7f462769c8acd5e4f4f3e6759fb3a5454d 100644 (file)
                                        MSGF_LEG_SR_INTC | MSGF_LEG_SR_INTD)
 
 /* MSI interrupt status mask bits */
-#define MSGF_MSI_SR_LO_MASK            BIT(0)
-#define MSGF_MSI_SR_HI_MASK            BIT(0)
+#define MSGF_MSI_SR_LO_MASK            GENMASK(31, 0)
+#define MSGF_MSI_SR_HI_MASK            GENMASK(31, 0)
 
 #define MSII_PRESENT                   BIT(0)
 #define MSII_ENABLE                    BIT(0)