PCI: designware: Export dw_pcie_readl_rc(), dw_pcie_writel_rc()
authorBjorn Helgaas <bhelgaas@google.com>
Thu, 6 Oct 2016 18:25:47 +0000 (13:25 -0500)
committerBjorn Helgaas <bhelgaas@google.com>
Tue, 11 Oct 2016 13:31:52 +0000 (08:31 -0500)
Export dw_pcie_readl_rc() and dw_pcie_writel_rc().  Many other drivers can
use these instead of implementing their own versions.  No functional change
intended.

Signed-off-by: Bjorn Helgaas <bhelgaas@google.com>
drivers/pci/host/pcie-designware.c
drivers/pci/host/pcie-designware.h

index f91c7b305ca2d0e1147593678ba87c9f64d15ee5..b8feea41e1e7328e5fe5728230812ba39a5ff25d 100644 (file)
@@ -141,7 +141,7 @@ int dw_pcie_cfg_write(void __iomem *addr, int size, u32 val)
        return PCIBIOS_SUCCESSFUL;
 }
 
-static inline u32 dw_pcie_readl_rc(struct pcie_port *pp, u32 reg)
+u32 dw_pcie_readl_rc(struct pcie_port *pp, u32 reg)
 {
        if (pp->ops->readl_rc)
                return pp->ops->readl_rc(pp, reg);
@@ -149,7 +149,7 @@ static inline u32 dw_pcie_readl_rc(struct pcie_port *pp, u32 reg)
        return readl(pp->dbi_base + reg);
 }
 
-static inline void dw_pcie_writel_rc(struct pcie_port *pp, u32 reg, u32 val)
+void dw_pcie_writel_rc(struct pcie_port *pp, u32 reg, u32 val)
 {
        if (pp->ops->writel_rc)
                pp->ops->writel_rc(pp, reg, val);
index c4138483276611300da43c86e480bb689120f73d..a567ea288ee2f9fa7e12483e5feb64853029990b 100644 (file)
@@ -72,6 +72,8 @@ struct pcie_host_ops {
        int (*msi_host_init)(struct pcie_port *pp, struct msi_controller *chip);
 };
 
+u32 dw_pcie_readl_rc(struct pcie_port *pp, u32 reg);
+void dw_pcie_writel_rc(struct pcie_port *pp, u32 reg, u32 val);
 int dw_pcie_cfg_read(void __iomem *addr, int size, u32 *val);
 int dw_pcie_cfg_write(void __iomem *addr, int size, u32 val);
 irqreturn_t dw_handle_msi_irq(struct pcie_port *pp);