gpu: check def_clk when probe
authorJiyu Yang <jiyu.yang@amlogic.com>
Wed, 1 Nov 2017 08:20:26 +0000 (16:20 +0800)
committerJiyu Yang <Jiyu.Yang@amlogic.com>
Wed, 1 Nov 2017 08:25:08 +0000 (16:25 +0800)
PD#152825:

Change-Id: I9fb943fb13a0c3644d9247ce63eb394a0bcd1dbf
Signed-off-by: Jiyu Yang <jiyu.yang@amlogic.com>
utgard/platform/meson_bu/mali_clock.c

index 81cce4905459e1d481e5f31a050b8e22dbc9ddc4..18076acef1c53e847e953b0c21fc6654b3c89058 100644 (file)
@@ -358,6 +358,8 @@ int mali_dt_info(struct platform_device *pdev, struct mali_plat_info_t *mpdata)
                dev_notice(&pdev->dev, "default clk set to %d\n", mpdata->dvfs_table_size/2-1);
                mpdata->def_clock = mpdata->dvfs_table_size/2 - 1;
        }
+       if (mpdata->def_clock > mpdata->scale_info.maxclk)
+               mpdata->def_clock = mpdata->scale_info.maxclk;
        _dev_info(&pdev->dev, "default clk  is %d\n", mpdata->def_clock);
 
        dvfs_tbl = mpdata->dvfs_table;
@@ -642,6 +644,8 @@ int mali_dt_info(struct platform_device *pdev, struct mali_plat_info_t *mpdata)
                dev_notice(&pdev->dev, "default clk set to %d\n", mpdata->dvfs_table_size/2-1);
                mpdata->def_clock = mpdata->dvfs_table_size/2 - 1;
        }
+       if (mpdata->def_clock > mpdata->scale_info.maxclk)
+               mpdata->def_clock = mpdata->scale_info.maxclk;
        _dev_info(&pdev->dev, "default clk  is %d\n", mpdata->def_clock);
 
        dvfs_tbl = mpdata->dvfs_table;