staging: brcm80211: deleted sbconfig.h, renamed sbcc.h
authorRoland Vossen <rvossen@broadcom.com>
Wed, 1 Jun 2011 11:45:30 +0000 (13:45 +0200)
committerGreg Kroah-Hartman <gregkh@suse.de>
Tue, 7 Jun 2011 19:37:02 +0000 (12:37 -0700)
Code cleanup.

Signed-off-by: Roland Vossen <rvossen@broadcom.com>
Reviewed-by: Arend van Spriel <arend@broadcom.com>
Signed-off-by: Greg Kroah-Hartman <gregkh@suse.de>
16 files changed:
drivers/staging/brcm80211/brcmfmac/dhd_sdio.c
drivers/staging/brcm80211/brcmsmac/aiutils.c
drivers/staging/brcm80211/brcmsmac/bcmotp.c
drivers/staging/brcm80211/brcmsmac/bcmsrom.c
drivers/staging/brcm80211/brcmsmac/nicpci.c
drivers/staging/brcm80211/brcmsmac/nvram.c
drivers/staging/brcm80211/brcmsmac/phy/wlc_phy_cmn.c
drivers/staging/brcm80211/brcmsmac/phy/wlc_phy_n.c
drivers/staging/brcm80211/brcmsmac/wlc_bmac.c
drivers/staging/brcm80211/brcmsmac/wlc_phy_shim.c
drivers/staging/brcm80211/brcmsmac/wlc_pmu.c
drivers/staging/brcm80211/include/bcmdefs.h
drivers/staging/brcm80211/include/bcmsoc.h
drivers/staging/brcm80211/include/chipcommon.h [new file with mode: 0644]
drivers/staging/brcm80211/include/sbchipc.h [deleted file]
drivers/staging/brcm80211/include/sbconfig.h [deleted file]

index 0e327b3f52d49763cdfda3630c93b680f25fde58..5b1b4c2ef6d16c0eccee2305ddd06fc4e4e7162a 100644 (file)
@@ -131,7 +131,7 @@ typedef struct {
 } rte_cons_t;
 
 #endif                         /* DHD_DEBUG */
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <sbdma.h>
 
 #include <sdio.h>
index e06589592e0c868ae7c633e53c0900f06da59f67..2de6cfb5fa679f734247980f6ad3c9122bf1d3fc 100644 (file)
@@ -23,7 +23,7 @@
 #include <bcmutils.h>
 #include <aiutils.h>
 #include <bcmsoc.h>
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <bcmdevs.h>
 
 /* ********** from siutils.c *********** */
index dab71fbd5b676ea86909192b2784373b1ad6b0c4..2b7f0618ae0334a8f47c1b07cdaa2417a3e0a95a 100644 (file)
@@ -26,7 +26,7 @@
 #include <bcmutils.h>
 #include <aiutils.h>
 #include <bcmsoc.h>
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <bcmotp.h>
 
 #define OTPS_GUP_MASK          0x00000f00
index c776a7691b8a7667158b2b23006f177404e85b96..2946d060728ba1048ee60caa87b348b1032b6284 100644 (file)
@@ -23,7 +23,7 @@
 #include "wlc_types.h"
 #include <bcmutils.h>
 #include <bcmsoc.h>
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <bcmdevs.h>
 #include <nicpci.h>
 #include <aiutils.h>
index 8bc65e0cdf0b3b5536220837f81d636e346e82cb..6b9cb6b6355417e102470a41c931efab0a9c56c0 100644 (file)
@@ -23,7 +23,7 @@
 #include <aiutils.h>
 #include <bcmsoc.h>
 #include <bcmdevs.h>
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <nicpci.h>
 
 /* SPROM offsets */
index 65fee2f658ab85f21da6f8a5441d7fdd0511b131..5cef837d69108f8e5601f0c258edf80290d30edc 100644 (file)
@@ -19,7 +19,7 @@
 #include <bcmdefs.h>
 #include <bcmutils.h>
 #include <bcmnvram.h>
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <bcmdevs.h>
 #include <bcmsoc.h>
 
index 1e9865fb9551b743068dad432a938f31e34f1572..d54e264eae7637b208831a71bbc8b2c89c70e99b 100644 (file)
@@ -25,7 +25,7 @@
 
 #include <bcmdefs.h>
 #include <bcmnvram.h>
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <bcmdevs.h>
 #include <sbdma.h>
 
index 78d8cbe2887375f9de38a92545af7f8852061ab4..bc362f33e690c963499df0f980f005b758179a3d 100644 (file)
@@ -21,7 +21,7 @@
 #include <linux/delay.h>
 #include <linux/pci.h>
 #include <aiutils.h>
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <wlc_pmu.h>
 
 #include <bcmdevs.h>
index d069ebea5af01bb8d4333215b1ce5a65c8174d75..0f876a7e69da9b21fbcce8ee95ae295e254ff0f8 100644 (file)
@@ -29,7 +29,7 @@
 #include <bcmotp.h>
 #include <bcmutils.h>
 #include <bcmnvram.h>
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <nicpci.h>
 #include <sbdma.h>
 #include <bcmdma.h>
index c94b4592394e2180701d6ffc81e47cec889da0fe..b97fa3e9f7c5982c986b7df17b4f37c5c7a6b2a9 100644 (file)
@@ -28,7 +28,7 @@
 #include <bcmutils.h>
 #include <bcmwifi.h>
 #include <aiutils.h>
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <sbdma.h>
 #include <bcmdma.h>
 #include <wlc_pmu.h>
index ab2c0b73147dbb2432d334208ac42be0dedb6f54..047cd1adc798c7adc74d5251267e7b1d0c8fd246 100644 (file)
@@ -19,7 +19,7 @@
 #include <linux/io.h>
 
 #include <bcmdevs.h>
-#include <sbchipc.h>
+#include <chipcommon.h>
 #include <bcmutils.h>
 #include <bcmnvram.h>
 #include "wlc_pmu.h"
index cf9dc0e132d493d27fafa3f762f9cd7807c32c96..304d8edc6c7b78e3ff1f3d3cbf56656649b6d960 100644 (file)
@@ -95,4 +95,16 @@ typedef struct wl_rateset {
 #define PM_MAX 1
 #define PM_FAST 2
 
+/*
+ * Sonics Configuration Space Registers.
+ */
+#define        SBCONFIGOFF             0xf00   /* core sbconfig regs are top 256bytes of regs */
+
+/* cpp contortions to concatenate w/arg prescan */
+#ifndef        PAD
+#define        _PADLINE(line)  pad ## line
+#define        _XSTR(line)     _PADLINE(line)
+#define        PAD             _XSTR(__LINE__)
+#endif
+
 #endif                         /* _bcmdefs_h_ */
index 6435686b329f4ee78cae130639c671047c81ebe9..012e465ba4c40c417a77b725ba756b3df533ae1f 100644 (file)
@@ -18,7 +18,6 @@
 #define        _HNDSOC_H
 
 /* Include the soci specific files */
-#include <sbconfig.h>
 #include <aidmp.h>
 
 /*
diff --git a/drivers/staging/brcm80211/include/chipcommon.h b/drivers/staging/brcm80211/include/chipcommon.h
new file mode 100644 (file)
index 0000000..9ca2e69
--- /dev/null
@@ -0,0 +1,286 @@
+/*
+ * Copyright (c) 2010 Broadcom Corporation
+ *
+ * Permission to use, copy, modify, and/or distribute this software for any
+ * purpose with or without fee is hereby granted, provided that the above
+ * copyright notice and this permission notice appear in all copies.
+ *
+ * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
+ * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
+ * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY
+ * SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
+ * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN ACTION
+ * OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF OR IN
+ * CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
+ */
+
+#ifndef        _SBCHIPC_H
+#define        _SBCHIPC_H
+
+/* cpp contortions to concatenate w/arg prescan */
+#ifndef PAD
+#define        _PADLINE(line)  pad ## line
+#define        _XSTR(line)     _PADLINE(line)
+#define        PAD             _XSTR(__LINE__)
+#endif                         /* PAD */
+
+typedef volatile struct {
+       u32 chipid;             /* 0x0 */
+       u32 capabilities;
+       u32 corecontrol;        /* corerev >= 1 */
+       u32 bist;
+
+       /* OTP */
+       u32 otpstatus;  /* 0x10, corerev >= 10 */
+       u32 otpcontrol;
+       u32 otpprog;
+       u32 otplayout;  /* corerev >= 23 */
+
+       /* Interrupt control */
+       u32 intstatus;  /* 0x20 */
+       u32 intmask;
+
+       /* Chip specific regs */
+       u32 chipcontrol;        /* 0x28, rev >= 11 */
+       u32 chipstatus; /* 0x2c, rev >= 11 */
+
+       /* Jtag Master */
+       u32 jtagcmd;            /* 0x30, rev >= 10 */
+       u32 jtagir;
+       u32 jtagdr;
+       u32 jtagctrl;
+
+       /* serial flash interface registers */
+       u32 flashcontrol;       /* 0x40 */
+       u32 flashaddress;
+       u32 flashdata;
+       u32 PAD[1];
+
+       /* Silicon backplane configuration broadcast control */
+       u32 broadcastaddress;   /* 0x50 */
+       u32 broadcastdata;
+
+       /* gpio - cleared only by power-on-reset */
+       u32 gpiopullup; /* 0x58, corerev >= 20 */
+       u32 gpiopulldown;       /* 0x5c, corerev >= 20 */
+       u32 gpioin;             /* 0x60 */
+       u32 gpioout;            /* 0x64 */
+       u32 gpioouten;  /* 0x68 */
+       u32 gpiocontrol;        /* 0x6C */
+       u32 gpiointpolarity;    /* 0x70 */
+       u32 gpiointmask;        /* 0x74 */
+
+       /* GPIO events corerev >= 11 */
+       u32 gpioevent;
+       u32 gpioeventintmask;
+
+       /* Watchdog timer */
+       u32 watchdog;   /* 0x80 */
+
+       /* GPIO events corerev >= 11 */
+       u32 gpioeventintpolarity;
+
+       /* GPIO based LED powersave registers corerev >= 16 */
+       u32 gpiotimerval;       /* 0x88 */
+       u32 gpiotimeroutmask;
+
+       /* clock control */
+       u32 clockcontrol_n;     /* 0x90 */
+       u32 clockcontrol_sb;    /* aka m0 */
+       u32 clockcontrol_pci;   /* aka m1 */
+       u32 clockcontrol_m2;    /* mii/uart/mipsref */
+       u32 clockcontrol_m3;    /* cpu */
+       u32 clkdiv;             /* corerev >= 3 */
+       u32 gpiodebugsel;       /* corerev >= 28 */
+       u32 capabilities_ext;   /* 0xac  */
+
+       /* pll delay registers (corerev >= 4) */
+       u32 pll_on_delay;       /* 0xb0 */
+       u32 fref_sel_delay;
+       u32 slow_clk_ctl;       /* 5 < corerev < 10 */
+       u32 PAD;
+
+       /* Instaclock registers (corerev >= 10) */
+       u32 system_clk_ctl;     /* 0xc0 */
+       u32 clkstatestretch;
+       u32 PAD[2];
+
+       /* Indirect backplane access (corerev >= 22) */
+       u32 bp_addrlow; /* 0xd0 */
+       u32 bp_addrhigh;
+       u32 bp_data;
+       u32 PAD;
+       u32 bp_indaccess;
+       u32 PAD[3];
+
+       /* More clock dividers (corerev >= 32) */
+       u32 clkdiv2;
+       u32 PAD[2];
+
+       /* In AI chips, pointer to erom */
+       u32 eromptr;            /* 0xfc */
+
+       /* ExtBus control registers (corerev >= 3) */
+       u32 pcmcia_config;      /* 0x100 */
+       u32 pcmcia_memwait;
+       u32 pcmcia_attrwait;
+       u32 pcmcia_iowait;
+       u32 ide_config;
+       u32 ide_memwait;
+       u32 ide_attrwait;
+       u32 ide_iowait;
+       u32 prog_config;
+       u32 prog_waitcount;
+       u32 flash_config;
+       u32 flash_waitcount;
+       u32 SECI_config;        /* 0x130 SECI configuration */
+       u32 PAD[3];
+
+       /* Enhanced Coexistence Interface (ECI) registers (corerev >= 21) */
+       u32 eci_output; /* 0x140 */
+       u32 eci_control;
+       u32 eci_inputlo;
+       u32 eci_inputmi;
+       u32 eci_inputhi;
+       u32 eci_inputintpolaritylo;
+       u32 eci_inputintpolaritymi;
+       u32 eci_inputintpolarityhi;
+       u32 eci_intmasklo;
+       u32 eci_intmaskmi;
+       u32 eci_intmaskhi;
+       u32 eci_eventlo;
+       u32 eci_eventmi;
+       u32 eci_eventhi;
+       u32 eci_eventmasklo;
+       u32 eci_eventmaskmi;
+       u32 eci_eventmaskhi;
+       u32 PAD[3];
+
+       /* SROM interface (corerev >= 32) */
+       u32 sromcontrol;        /* 0x190 */
+       u32 sromaddress;
+       u32 sromdata;
+       u32 PAD[17];
+
+       /* Clock control and hardware workarounds (corerev >= 20) */
+       u32 clk_ctl_st; /* 0x1e0 */
+       u32 hw_war;
+       u32 PAD[70];
+
+       /* UARTs */
+       u8 uart0data;   /* 0x300 */
+       u8 uart0imr;
+       u8 uart0fcr;
+       u8 uart0lcr;
+       u8 uart0mcr;
+       u8 uart0lsr;
+       u8 uart0msr;
+       u8 uart0scratch;
+       u8 PAD[248];            /* corerev >= 1 */
+
+       u8 uart1data;   /* 0x400 */
+       u8 uart1imr;
+       u8 uart1fcr;
+       u8 uart1lcr;
+       u8 uart1mcr;
+       u8 uart1lsr;
+       u8 uart1msr;
+       u8 uart1scratch;
+       u32 PAD[126];
+
+       /* PMU registers (corerev >= 20) */
+       u32 pmucontrol; /* 0x600 */
+       u32 pmucapabilities;
+       u32 pmustatus;
+       u32 res_state;
+       u32 res_pending;
+       u32 pmutimer;
+       u32 min_res_mask;
+       u32 max_res_mask;
+       u32 res_table_sel;
+       u32 res_dep_mask;
+       u32 res_updn_timer;
+       u32 res_timer;
+       u32 clkstretch;
+       u32 pmuwatchdog;
+       u32 gpiosel;            /* 0x638, rev >= 1 */
+       u32 gpioenable; /* 0x63c, rev >= 1 */
+       u32 res_req_timer_sel;
+       u32 res_req_timer;
+       u32 res_req_mask;
+       u32 PAD;
+       u32 chipcontrol_addr;   /* 0x650 */
+       u32 chipcontrol_data;   /* 0x654 */
+       u32 regcontrol_addr;
+       u32 regcontrol_data;
+       u32 pllcontrol_addr;
+       u32 pllcontrol_data;
+       u32 pmustrapopt;        /* 0x668, corerev >= 28 */
+       u32 pmu_xtalfreq;       /* 0x66C, pmurev >= 10 */
+       u32 PAD[100];
+       u16 sromotp[768];
+} chipcregs_t;
+
+/* chipid */
+#define        CID_ID_MASK             0x0000ffff      /* Chip Id mask */
+#define        CID_REV_MASK            0x000f0000      /* Chip Revision mask */
+#define        CID_REV_SHIFT           16      /* Chip Revision shift */
+#define        CID_PKG_MASK            0x00f00000      /* Package Option mask */
+#define        CID_PKG_SHIFT           20      /* Package Option shift */
+#define        CID_CC_MASK             0x0f000000      /* CoreCount (corerev >= 4) */
+#define CID_CC_SHIFT           24
+#define        CID_TYPE_MASK           0xf0000000      /* Chip Type */
+#define CID_TYPE_SHIFT         28
+
+/* capabilities */
+#define        CC_CAP_UARTS_MASK       0x00000003      /* Number of UARTs */
+#define CC_CAP_MIPSEB          0x00000004      /* MIPS is in big-endian mode */
+#define CC_CAP_UCLKSEL         0x00000018      /* UARTs clock select */
+#define CC_CAP_UINTCLK         0x00000008      /* UARTs are driven by internal divided clock */
+#define CC_CAP_UARTGPIO                0x00000020      /* UARTs own GPIOs 15:12 */
+#define CC_CAP_EXTBUS_MASK     0x000000c0      /* External bus mask */
+#define CC_CAP_EXTBUS_NONE     0x00000000      /* No ExtBus present */
+#define CC_CAP_EXTBUS_FULL     0x00000040      /* ExtBus: PCMCIA, IDE & Prog */
+#define CC_CAP_EXTBUS_PROG     0x00000080      /* ExtBus: ProgIf only */
+#define        CC_CAP_FLASH_MASK       0x00000700      /* Type of flash */
+#define        CC_CAP_PLL_MASK         0x00038000      /* Type of PLL */
+#define CC_CAP_PWR_CTL         0x00040000      /* Power control */
+#define CC_CAP_OTPSIZE         0x00380000      /* OTP Size (0 = none) */
+#define CC_CAP_OTPSIZE_SHIFT   19      /* OTP Size shift */
+#define CC_CAP_OTPSIZE_BASE    5       /* OTP Size base */
+#define CC_CAP_JTAGP           0x00400000      /* JTAG Master Present */
+#define CC_CAP_ROM             0x00800000      /* Internal boot rom active */
+#define CC_CAP_BKPLN64         0x08000000      /* 64-bit backplane */
+#define        CC_CAP_PMU              0x10000000      /* PMU Present, rev >= 20 */
+#define        CC_CAP_SROM             0x40000000      /* Srom Present, rev >= 32 */
+#define        CC_CAP_NFLASH           0x80000000      /* Nand flash present, rev >= 35 */
+
+#define        CC_CAP2_SECI            0x00000001      /* SECI Present, rev >= 36 */
+#define        CC_CAP2_GSIO            0x00000002      /* GSIO (spi/i2c) present, rev >= 37 */
+
+/* pmucapabilities */
+#define PCAP_REV_MASK  0x000000ff
+#define PCAP_RC_MASK   0x00001f00
+#define PCAP_RC_SHIFT  8
+#define PCAP_TC_MASK   0x0001e000
+#define PCAP_TC_SHIFT  13
+#define PCAP_PC_MASK   0x001e0000
+#define PCAP_PC_SHIFT  17
+#define PCAP_VC_MASK   0x01e00000
+#define PCAP_VC_SHIFT  21
+#define PCAP_CC_MASK   0x1e000000
+#define PCAP_CC_SHIFT  25
+#define PCAP5_PC_MASK  0x003e0000      /* PMU corerev >= 5 */
+#define PCAP5_PC_SHIFT 17
+#define PCAP5_VC_MASK  0x07c00000
+#define PCAP5_VC_SHIFT 22
+#define PCAP5_CC_MASK  0xf8000000
+#define PCAP5_CC_SHIFT 27
+
+/*
+* Maximum delay for the PMU state transition in us.
+* This is an upper bound intended for spinwaits etc.
+*/
+#define PMU_MAX_TRANSITION_DLY 15000
+
+#endif                         /* _SBCHIPC_H */
diff --git a/drivers/staging/brcm80211/include/sbchipc.h b/drivers/staging/brcm80211/include/sbchipc.h
deleted file mode 100644 (file)
index 9ca2e69..0000000
+++ /dev/null
@@ -1,286 +0,0 @@
-/*
- * Copyright (c) 2010 Broadcom Corporation
- *
- * Permission to use, copy, modify, and/or distribute this software for any
- * purpose with or without fee is hereby granted, provided that the above
- * copyright notice and this permission notice appear in all copies.
- *
- * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
- * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
- * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY
- * SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
- * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN ACTION
- * OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF OR IN
- * CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
- */
-
-#ifndef        _SBCHIPC_H
-#define        _SBCHIPC_H
-
-/* cpp contortions to concatenate w/arg prescan */
-#ifndef PAD
-#define        _PADLINE(line)  pad ## line
-#define        _XSTR(line)     _PADLINE(line)
-#define        PAD             _XSTR(__LINE__)
-#endif                         /* PAD */
-
-typedef volatile struct {
-       u32 chipid;             /* 0x0 */
-       u32 capabilities;
-       u32 corecontrol;        /* corerev >= 1 */
-       u32 bist;
-
-       /* OTP */
-       u32 otpstatus;  /* 0x10, corerev >= 10 */
-       u32 otpcontrol;
-       u32 otpprog;
-       u32 otplayout;  /* corerev >= 23 */
-
-       /* Interrupt control */
-       u32 intstatus;  /* 0x20 */
-       u32 intmask;
-
-       /* Chip specific regs */
-       u32 chipcontrol;        /* 0x28, rev >= 11 */
-       u32 chipstatus; /* 0x2c, rev >= 11 */
-
-       /* Jtag Master */
-       u32 jtagcmd;            /* 0x30, rev >= 10 */
-       u32 jtagir;
-       u32 jtagdr;
-       u32 jtagctrl;
-
-       /* serial flash interface registers */
-       u32 flashcontrol;       /* 0x40 */
-       u32 flashaddress;
-       u32 flashdata;
-       u32 PAD[1];
-
-       /* Silicon backplane configuration broadcast control */
-       u32 broadcastaddress;   /* 0x50 */
-       u32 broadcastdata;
-
-       /* gpio - cleared only by power-on-reset */
-       u32 gpiopullup; /* 0x58, corerev >= 20 */
-       u32 gpiopulldown;       /* 0x5c, corerev >= 20 */
-       u32 gpioin;             /* 0x60 */
-       u32 gpioout;            /* 0x64 */
-       u32 gpioouten;  /* 0x68 */
-       u32 gpiocontrol;        /* 0x6C */
-       u32 gpiointpolarity;    /* 0x70 */
-       u32 gpiointmask;        /* 0x74 */
-
-       /* GPIO events corerev >= 11 */
-       u32 gpioevent;
-       u32 gpioeventintmask;
-
-       /* Watchdog timer */
-       u32 watchdog;   /* 0x80 */
-
-       /* GPIO events corerev >= 11 */
-       u32 gpioeventintpolarity;
-
-       /* GPIO based LED powersave registers corerev >= 16 */
-       u32 gpiotimerval;       /* 0x88 */
-       u32 gpiotimeroutmask;
-
-       /* clock control */
-       u32 clockcontrol_n;     /* 0x90 */
-       u32 clockcontrol_sb;    /* aka m0 */
-       u32 clockcontrol_pci;   /* aka m1 */
-       u32 clockcontrol_m2;    /* mii/uart/mipsref */
-       u32 clockcontrol_m3;    /* cpu */
-       u32 clkdiv;             /* corerev >= 3 */
-       u32 gpiodebugsel;       /* corerev >= 28 */
-       u32 capabilities_ext;   /* 0xac  */
-
-       /* pll delay registers (corerev >= 4) */
-       u32 pll_on_delay;       /* 0xb0 */
-       u32 fref_sel_delay;
-       u32 slow_clk_ctl;       /* 5 < corerev < 10 */
-       u32 PAD;
-
-       /* Instaclock registers (corerev >= 10) */
-       u32 system_clk_ctl;     /* 0xc0 */
-       u32 clkstatestretch;
-       u32 PAD[2];
-
-       /* Indirect backplane access (corerev >= 22) */
-       u32 bp_addrlow; /* 0xd0 */
-       u32 bp_addrhigh;
-       u32 bp_data;
-       u32 PAD;
-       u32 bp_indaccess;
-       u32 PAD[3];
-
-       /* More clock dividers (corerev >= 32) */
-       u32 clkdiv2;
-       u32 PAD[2];
-
-       /* In AI chips, pointer to erom */
-       u32 eromptr;            /* 0xfc */
-
-       /* ExtBus control registers (corerev >= 3) */
-       u32 pcmcia_config;      /* 0x100 */
-       u32 pcmcia_memwait;
-       u32 pcmcia_attrwait;
-       u32 pcmcia_iowait;
-       u32 ide_config;
-       u32 ide_memwait;
-       u32 ide_attrwait;
-       u32 ide_iowait;
-       u32 prog_config;
-       u32 prog_waitcount;
-       u32 flash_config;
-       u32 flash_waitcount;
-       u32 SECI_config;        /* 0x130 SECI configuration */
-       u32 PAD[3];
-
-       /* Enhanced Coexistence Interface (ECI) registers (corerev >= 21) */
-       u32 eci_output; /* 0x140 */
-       u32 eci_control;
-       u32 eci_inputlo;
-       u32 eci_inputmi;
-       u32 eci_inputhi;
-       u32 eci_inputintpolaritylo;
-       u32 eci_inputintpolaritymi;
-       u32 eci_inputintpolarityhi;
-       u32 eci_intmasklo;
-       u32 eci_intmaskmi;
-       u32 eci_intmaskhi;
-       u32 eci_eventlo;
-       u32 eci_eventmi;
-       u32 eci_eventhi;
-       u32 eci_eventmasklo;
-       u32 eci_eventmaskmi;
-       u32 eci_eventmaskhi;
-       u32 PAD[3];
-
-       /* SROM interface (corerev >= 32) */
-       u32 sromcontrol;        /* 0x190 */
-       u32 sromaddress;
-       u32 sromdata;
-       u32 PAD[17];
-
-       /* Clock control and hardware workarounds (corerev >= 20) */
-       u32 clk_ctl_st; /* 0x1e0 */
-       u32 hw_war;
-       u32 PAD[70];
-
-       /* UARTs */
-       u8 uart0data;   /* 0x300 */
-       u8 uart0imr;
-       u8 uart0fcr;
-       u8 uart0lcr;
-       u8 uart0mcr;
-       u8 uart0lsr;
-       u8 uart0msr;
-       u8 uart0scratch;
-       u8 PAD[248];            /* corerev >= 1 */
-
-       u8 uart1data;   /* 0x400 */
-       u8 uart1imr;
-       u8 uart1fcr;
-       u8 uart1lcr;
-       u8 uart1mcr;
-       u8 uart1lsr;
-       u8 uart1msr;
-       u8 uart1scratch;
-       u32 PAD[126];
-
-       /* PMU registers (corerev >= 20) */
-       u32 pmucontrol; /* 0x600 */
-       u32 pmucapabilities;
-       u32 pmustatus;
-       u32 res_state;
-       u32 res_pending;
-       u32 pmutimer;
-       u32 min_res_mask;
-       u32 max_res_mask;
-       u32 res_table_sel;
-       u32 res_dep_mask;
-       u32 res_updn_timer;
-       u32 res_timer;
-       u32 clkstretch;
-       u32 pmuwatchdog;
-       u32 gpiosel;            /* 0x638, rev >= 1 */
-       u32 gpioenable; /* 0x63c, rev >= 1 */
-       u32 res_req_timer_sel;
-       u32 res_req_timer;
-       u32 res_req_mask;
-       u32 PAD;
-       u32 chipcontrol_addr;   /* 0x650 */
-       u32 chipcontrol_data;   /* 0x654 */
-       u32 regcontrol_addr;
-       u32 regcontrol_data;
-       u32 pllcontrol_addr;
-       u32 pllcontrol_data;
-       u32 pmustrapopt;        /* 0x668, corerev >= 28 */
-       u32 pmu_xtalfreq;       /* 0x66C, pmurev >= 10 */
-       u32 PAD[100];
-       u16 sromotp[768];
-} chipcregs_t;
-
-/* chipid */
-#define        CID_ID_MASK             0x0000ffff      /* Chip Id mask */
-#define        CID_REV_MASK            0x000f0000      /* Chip Revision mask */
-#define        CID_REV_SHIFT           16      /* Chip Revision shift */
-#define        CID_PKG_MASK            0x00f00000      /* Package Option mask */
-#define        CID_PKG_SHIFT           20      /* Package Option shift */
-#define        CID_CC_MASK             0x0f000000      /* CoreCount (corerev >= 4) */
-#define CID_CC_SHIFT           24
-#define        CID_TYPE_MASK           0xf0000000      /* Chip Type */
-#define CID_TYPE_SHIFT         28
-
-/* capabilities */
-#define        CC_CAP_UARTS_MASK       0x00000003      /* Number of UARTs */
-#define CC_CAP_MIPSEB          0x00000004      /* MIPS is in big-endian mode */
-#define CC_CAP_UCLKSEL         0x00000018      /* UARTs clock select */
-#define CC_CAP_UINTCLK         0x00000008      /* UARTs are driven by internal divided clock */
-#define CC_CAP_UARTGPIO                0x00000020      /* UARTs own GPIOs 15:12 */
-#define CC_CAP_EXTBUS_MASK     0x000000c0      /* External bus mask */
-#define CC_CAP_EXTBUS_NONE     0x00000000      /* No ExtBus present */
-#define CC_CAP_EXTBUS_FULL     0x00000040      /* ExtBus: PCMCIA, IDE & Prog */
-#define CC_CAP_EXTBUS_PROG     0x00000080      /* ExtBus: ProgIf only */
-#define        CC_CAP_FLASH_MASK       0x00000700      /* Type of flash */
-#define        CC_CAP_PLL_MASK         0x00038000      /* Type of PLL */
-#define CC_CAP_PWR_CTL         0x00040000      /* Power control */
-#define CC_CAP_OTPSIZE         0x00380000      /* OTP Size (0 = none) */
-#define CC_CAP_OTPSIZE_SHIFT   19      /* OTP Size shift */
-#define CC_CAP_OTPSIZE_BASE    5       /* OTP Size base */
-#define CC_CAP_JTAGP           0x00400000      /* JTAG Master Present */
-#define CC_CAP_ROM             0x00800000      /* Internal boot rom active */
-#define CC_CAP_BKPLN64         0x08000000      /* 64-bit backplane */
-#define        CC_CAP_PMU              0x10000000      /* PMU Present, rev >= 20 */
-#define        CC_CAP_SROM             0x40000000      /* Srom Present, rev >= 32 */
-#define        CC_CAP_NFLASH           0x80000000      /* Nand flash present, rev >= 35 */
-
-#define        CC_CAP2_SECI            0x00000001      /* SECI Present, rev >= 36 */
-#define        CC_CAP2_GSIO            0x00000002      /* GSIO (spi/i2c) present, rev >= 37 */
-
-/* pmucapabilities */
-#define PCAP_REV_MASK  0x000000ff
-#define PCAP_RC_MASK   0x00001f00
-#define PCAP_RC_SHIFT  8
-#define PCAP_TC_MASK   0x0001e000
-#define PCAP_TC_SHIFT  13
-#define PCAP_PC_MASK   0x001e0000
-#define PCAP_PC_SHIFT  17
-#define PCAP_VC_MASK   0x01e00000
-#define PCAP_VC_SHIFT  21
-#define PCAP_CC_MASK   0x1e000000
-#define PCAP_CC_SHIFT  25
-#define PCAP5_PC_MASK  0x003e0000      /* PMU corerev >= 5 */
-#define PCAP5_PC_SHIFT 17
-#define PCAP5_VC_MASK  0x07c00000
-#define PCAP5_VC_SHIFT 22
-#define PCAP5_CC_MASK  0xf8000000
-#define PCAP5_CC_SHIFT 27
-
-/*
-* Maximum delay for the PMU state transition in us.
-* This is an upper bound intended for spinwaits etc.
-*/
-#define PMU_MAX_TRANSITION_DLY 15000
-
-#endif                         /* _SBCHIPC_H */
diff --git a/drivers/staging/brcm80211/include/sbconfig.h b/drivers/staging/brcm80211/include/sbconfig.h
deleted file mode 100644 (file)
index 68e4b54..0000000
+++ /dev/null
@@ -1,32 +0,0 @@
-/*
- * Copyright (c) 2010 Broadcom Corporation
- *
- * Permission to use, copy, modify, and/or distribute this software for any
- * purpose with or without fee is hereby granted, provided that the above
- * copyright notice and this permission notice appear in all copies.
- *
- * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
- * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
- * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY
- * SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
- * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN ACTION
- * OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF OR IN
- * CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
- */
-
-#ifndef        _SBCONFIG_H
-#define        _SBCONFIG_H
-
-/* cpp contortions to concatenate w/arg prescan */
-#ifndef PAD
-#define        _PADLINE(line)  pad ## line
-#define        _XSTR(line)     _PADLINE(line)
-#define        PAD             _XSTR(__LINE__)
-#endif
-
-/*
- * Sonics Configuration Space Registers.
- */
-#define        SBCONFIGOFF             0xf00   /* core sbconfig regs are top 256bytes of regs */
-
-#endif                         /* _SBCONFIG_H */