ARM: tegra: support for Tegra30 CPU powerdomains
authorPeter De Schrijver <pdeschrijver@nvidia.com>
Thu, 9 Feb 2012 23:47:49 +0000 (01:47 +0200)
committerOlof Johansson <olof@lixom.net>
Sun, 26 Feb 2012 22:44:45 +0000 (14:44 -0800)
Secondary CPU powerdomains can be powergated on Tegra30. Add the necessary
functions to do this. This will be used to boot the secondary CPUs later on.

Signed-off-by: Peter De Schrijver <pdeschrijver@nvidia.com>
Acked-by: Stephen Warren <swarren@nvidia.com>
Tested-by: Stephen Warren <swarren@nvidia.com>
Signed-off-by: Olof Johansson <olof@lixom.net>
arch/arm/mach-tegra/common.c
arch/arm/mach-tegra/include/mach/powergate.h
arch/arm/mach-tegra/powergate.c

index 04a54c96d72c6e1000b98f18b042b97eb7e8a9ce..09dc37fc4299b1d81b7d95880cdd1fa8f68cd6c2 100644 (file)
@@ -28,6 +28,7 @@
 
 #include <mach/iomap.h>
 #include <mach/system.h>
+#include <mach/powergate.h>
 
 #include "board.h"
 #include "clock.h"
@@ -119,6 +120,7 @@ void __init tegra20_init_early(void)
        tegra_clk_init_from_table(tegra20_clk_init_table);
        tegra_init_cache(0x331, 0x441);
        tegra_pmc_init();
+       tegra_powergate_init();
 }
 #endif
 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
@@ -128,5 +130,6 @@ void __init tegra30_init_early(void)
        tegra30_init_clocks();
        tegra_init_cache(0x441, 0x551);
        tegra_pmc_init();
+       tegra_powergate_init();
 }
 #endif
index ca41186a545fd29b413d29a2310cbb4263b2627e..4752b1a68f35503a80ce58703d03dadf897561bb 100644 (file)
@@ -38,6 +38,9 @@
 #define TEGRA_POWERGATE_CPU0   TEGRA_POWERGATE_CPU
 #define TEGRA_POWERGATE_3D0    TEGRA_POWERGATE_3D
 
+int  __init tegra_powergate_init(void);
+
+int tegra_cpu_powergate_id(int cpuid);
 int tegra_powergate_is_powered(int id);
 int tegra_powergate_power_on(int id);
 int tegra_powergate_power_off(int id);
index 7120ad7e1355408c9fab619402ff3210d25c2bfd..c238699ae86f5021defde301911bcde0c0696a0f 100644 (file)
 #define PWRGATE_STATUS         0x38
 
 static int tegra_num_powerdomains;
+static int tegra_num_cpu_domains;
+static u8 *tegra_cpu_domains;
+static u8 tegra30_cpu_domains[] = {
+       TEGRA_POWERGATE_CPU0,
+       TEGRA_POWERGATE_CPU1,
+       TEGRA_POWERGATE_CPU2,
+       TEGRA_POWERGATE_CPU3,
+};
 
 static DEFINE_SPINLOCK(tegra_powergate_lock);
 
@@ -161,6 +169,14 @@ err_power:
        return ret;
 }
 
+int tegra_cpu_powergate_id(int cpuid)
+{
+       if (cpuid > 0 && cpuid < tegra_num_cpu_domains)
+               return tegra_cpu_domains[cpuid];
+
+       return -EINVAL;
+}
+
 int __init tegra_powergate_init(void)
 {
        switch (tegra_chip_id) {
@@ -169,6 +185,8 @@ int __init tegra_powergate_init(void)
                break;
        case TEGRA30:
                tegra_num_powerdomains = 14;
+               tegra_num_cpu_domains = 4;
+               tegra_cpu_domains = tegra30_cpu_domains;
                break;
        default:
                /* Unknown Tegra variant. Disable powergating */
@@ -178,7 +196,6 @@ int __init tegra_powergate_init(void)
 
        return 0;
 }
-arch_initcall(tegra_powergate_init);
 
 #ifdef CONFIG_DEBUG_FS