PCI: designware: Consolidate outbound iATU programming functions

Currently, the outbound iATU programming functions are similar: the only
difference is index, type, addr and size.  Consolidate these functions into
one.  This saves about 1700 bytes in text:

   text	   data	    bss	    dec	    hex	filename
   9276	    204	      4	   9484	   250c pcie-designware.o-before
   7532	    204	      4	   7740	   1e3c pcie-designware.o

Signed-off-by: Jisheng Zhang <jszhang@marvell.com>
Signed-off-by: Bjorn Helgaas <bhelgaas@google.com>
Acked-by: Pratyush Anand <pratyush.anand@gmail.com>

diff --git a/drivers/pci/host/pcie-designware.c b/drivers/pci/host/pcie-designware.c
index 4ce0aa5e82482d8fe46177a0c0136f984e3684d8..49a0945f5a1b3c7365dbcaa4de29690b432e8244 100644 (file)
--- a/drivers/pci/host/pcie-designware.c
+++ b/drivers/pci/host/pcie-designware.c
@@ -152,6 +152,21 @@ static int dw_pcie_wr_own_conf(struct pcie_port *pp, int where, int size,
        return ret;
 }
 
+static void dw_pcie_prog_outbound_atu(struct pcie_port *pp, int index,
+               int type, u64 cpu_addr, u64 pci_addr, u32 size)
+{
+       dw_pcie_writel_rc(pp, PCIE_ATU_REGION_OUTBOUND | index,
+                         PCIE_ATU_VIEWPORT);
+       dw_pcie_writel_rc(pp, lower_32_bits(cpu_addr), PCIE_ATU_LOWER_BASE);
+       dw_pcie_writel_rc(pp, upper_32_bits(cpu_addr), PCIE_ATU_UPPER_BASE);
+       dw_pcie_writel_rc(pp, lower_32_bits(cpu_addr + size - 1),
+                         PCIE_ATU_LIMIT);
+       dw_pcie_writel_rc(pp, lower_32_bits(pci_addr), PCIE_ATU_LOWER_TARGET);
+       dw_pcie_writel_rc(pp, upper_32_bits(pci_addr), PCIE_ATU_UPPER_TARGET);
+       dw_pcie_writel_rc(pp, type, PCIE_ATU_CR1);
+       dw_pcie_writel_rc(pp, PCIE_ATU_ENABLE, PCIE_ATU_CR2);
+}
+
 static struct irq_chip dw_msi_irq_chip = {
        .name = "PCI-MSI",
        .irq_enable = pci_msi_unmask_irq,
@@ -517,68 +532,6 @@ int dw_pcie_host_init(struct pcie_port *pp)
        return 0;
 }
 
-static void dw_pcie_prog_viewport_cfg0(struct pcie_port *pp, u32 busdev)
-{
-       /* Program viewport 0 : OUTBOUND : CFG0 */
-       dw_pcie_writel_rc(pp, PCIE_ATU_REGION_OUTBOUND | PCIE_ATU_REGION_INDEX0,
-                         PCIE_ATU_VIEWPORT);
-       dw_pcie_writel_rc(pp, pp->cfg0_mod_base, PCIE_ATU_LOWER_BASE);
-       dw_pcie_writel_rc(pp, (pp->cfg0_mod_base >> 32), PCIE_ATU_UPPER_BASE);
-       dw_pcie_writel_rc(pp, pp->cfg0_mod_base + pp->cfg0_size - 1,
-                         PCIE_ATU_LIMIT);
-       dw_pcie_writel_rc(pp, busdev, PCIE_ATU_LOWER_TARGET);
-       dw_pcie_writel_rc(pp, 0, PCIE_ATU_UPPER_TARGET);
-       dw_pcie_writel_rc(pp, PCIE_ATU_TYPE_CFG0, PCIE_ATU_CR1);
-       dw_pcie_writel_rc(pp, PCIE_ATU_ENABLE, PCIE_ATU_CR2);
-}
-
-static void dw_pcie_prog_viewport_cfg1(struct pcie_port *pp, u32 busdev)
-{
-       /* Program viewport 1 : OUTBOUND : CFG1 */
-       dw_pcie_writel_rc(pp, PCIE_ATU_REGION_OUTBOUND | PCIE_ATU_REGION_INDEX1,
-                         PCIE_ATU_VIEWPORT);
-       dw_pcie_writel_rc(pp, PCIE_ATU_TYPE_CFG1, PCIE_ATU_CR1);
-       dw_pcie_writel_rc(pp, pp->cfg1_mod_base, PCIE_ATU_LOWER_BASE);
-       dw_pcie_writel_rc(pp, (pp->cfg1_mod_base >> 32), PCIE_ATU_UPPER_BASE);
-       dw_pcie_writel_rc(pp, pp->cfg1_mod_base + pp->cfg1_size - 1,
-                         PCIE_ATU_LIMIT);
-       dw_pcie_writel_rc(pp, busdev, PCIE_ATU_LOWER_TARGET);
-       dw_pcie_writel_rc(pp, 0, PCIE_ATU_UPPER_TARGET);
-       dw_pcie_writel_rc(pp, PCIE_ATU_ENABLE, PCIE_ATU_CR2);
-}
-
-static void dw_pcie_prog_viewport_mem_outbound(struct pcie_port *pp)
-{
-       /* Program viewport 0 : OUTBOUND : MEM */
-       dw_pcie_writel_rc(pp, PCIE_ATU_REGION_OUTBOUND | PCIE_ATU_REGION_INDEX0,
-                         PCIE_ATU_VIEWPORT);
-       dw_pcie_writel_rc(pp, PCIE_ATU_TYPE_MEM, PCIE_ATU_CR1);
-       dw_pcie_writel_rc(pp, pp->mem_mod_base, PCIE_ATU_LOWER_BASE);
-       dw_pcie_writel_rc(pp, (pp->mem_mod_base >> 32), PCIE_ATU_UPPER_BASE);
-       dw_pcie_writel_rc(pp, pp->mem_mod_base + pp->mem_size - 1,
-                         PCIE_ATU_LIMIT);
-       dw_pcie_writel_rc(pp, pp->mem_bus_addr, PCIE_ATU_LOWER_TARGET);
-       dw_pcie_writel_rc(pp, upper_32_bits(pp->mem_bus_addr),
-                         PCIE_ATU_UPPER_TARGET);
-       dw_pcie_writel_rc(pp, PCIE_ATU_ENABLE, PCIE_ATU_CR2);
-}
-
-static void dw_pcie_prog_viewport_io_outbound(struct pcie_port *pp)
-{
-       /* Program viewport 1 : OUTBOUND : IO */
-       dw_pcie_writel_rc(pp, PCIE_ATU_REGION_OUTBOUND | PCIE_ATU_REGION_INDEX1,
-                         PCIE_ATU_VIEWPORT);
-       dw_pcie_writel_rc(pp, PCIE_ATU_TYPE_IO, PCIE_ATU_CR1);
-       dw_pcie_writel_rc(pp, pp->io_mod_base, PCIE_ATU_LOWER_BASE);
-       dw_pcie_writel_rc(pp, (pp->io_mod_base >> 32), PCIE_ATU_UPPER_BASE);
-       dw_pcie_writel_rc(pp, pp->io_mod_base + pp->io_size - 1,
-                         PCIE_ATU_LIMIT);
-       dw_pcie_writel_rc(pp, pp->io_bus_addr, PCIE_ATU_LOWER_TARGET);
-       dw_pcie_writel_rc(pp, upper_32_bits(pp->io_bus_addr),
-                         PCIE_ATU_UPPER_TARGET);
-       dw_pcie_writel_rc(pp, PCIE_ATU_ENABLE, PCIE_ATU_CR2);
-}
-
 static int dw_pcie_rd_other_conf(struct pcie_port *pp, struct pci_bus *bus,
                u32 devfn, int where, int size, u32 *val)
 {
@@ -590,15 +543,23 @@ static int dw_pcie_rd_other_conf(struct pcie_port *pp, struct pci_bus *bus,
        address = where & ~0x3;
 
        if (bus->parent->number == pp->root_bus_nr) {
-               dw_pcie_prog_viewport_cfg0(pp, busdev);
+               dw_pcie_prog_outbound_atu(pp, PCIE_ATU_REGION_INDEX0,
+                                         PCIE_ATU_TYPE_CFG0, pp->cfg0_mod_base,
+                                         busdev, pp->cfg0_size);
                ret = dw_pcie_cfg_read(pp->va_cfg0_base + address, where, size,
                                val);
-               dw_pcie_prog_viewport_mem_outbound(pp);
+               dw_pcie_prog_outbound_atu(pp, PCIE_ATU_REGION_INDEX0,
+                                         PCIE_ATU_TYPE_MEM, pp->mem_mod_base,
+                                         pp->mem_bus_addr, pp->mem_size);
        } else {
-               dw_pcie_prog_viewport_cfg1(pp, busdev);
+               dw_pcie_prog_outbound_atu(pp, PCIE_ATU_REGION_INDEX1,
+                                         PCIE_ATU_TYPE_CFG1, pp->cfg1_mod_base,
+                                         busdev, pp->cfg1_size);
                ret = dw_pcie_cfg_read(pp->va_cfg1_base + address, where, size,
                                val);
-               dw_pcie_prog_viewport_io_outbound(pp);
+               dw_pcie_prog_outbound_atu(pp, PCIE_ATU_REGION_INDEX1,
+                                         PCIE_ATU_TYPE_IO, pp->io_mod_base,
+                                         pp->io_bus_addr, pp->io_size);
        }
 
        return ret;
@@ -615,15 +576,23 @@ static int dw_pcie_wr_other_conf(struct pcie_port *pp, struct pci_bus *bus,
        address = where & ~0x3;
 
        if (bus->parent->number == pp->root_bus_nr) {
-               dw_pcie_prog_viewport_cfg0(pp, busdev);
+               dw_pcie_prog_outbound_atu(pp, PCIE_ATU_REGION_INDEX0,
+                                         PCIE_ATU_TYPE_CFG0, pp->cfg0_mod_base,
+                                         busdev, pp->cfg0_size);
                ret = dw_pcie_cfg_write(pp->va_cfg0_base + address, where, size,
                                val);
-               dw_pcie_prog_viewport_mem_outbound(pp);
+               dw_pcie_prog_outbound_atu(pp, PCIE_ATU_REGION_INDEX0,
+                                         PCIE_ATU_TYPE_MEM, pp->mem_mod_base,
+                                         pp->mem_bus_addr, pp->mem_size);
        } else {
-               dw_pcie_prog_viewport_cfg1(pp, busdev);
+               dw_pcie_prog_outbound_atu(pp, PCIE_ATU_REGION_INDEX1,
+                                         PCIE_ATU_TYPE_CFG1, pp->cfg1_mod_base,
+                                         busdev, pp->cfg1_size);
                ret = dw_pcie_cfg_write(pp->va_cfg1_base + address, where, size,
                                val);
-               dw_pcie_prog_viewport_io_outbound(pp);
+               dw_pcie_prog_outbound_atu(pp, PCIE_ATU_REGION_INDEX1,
+                                         PCIE_ATU_TYPE_IO, pp->io_mod_base,
+                                         pp->io_bus_addr, pp->io_size);
        }
 
        return ret;