staging: brcm80211: remove usage of pcicfg.h from brcmsmac driver
authorArend van Spriel <arend@broadcom.com>
Wed, 1 Jun 2011 11:45:22 +0000 (13:45 +0200)
committerGreg Kroah-Hartman <gregkh@suse.de>
Tue, 7 Jun 2011 19:36:57 +0000 (12:36 -0700)
All PCI related definitions needed by the brcmsmac driver are going to
be consolidated in single header file nicpci.h. This commit removes
need to include pcicfg.h in brcmsmac driver sources.

Signed-off-by: Arend van Spriel <arend@broadcom.com>
Reviewed-by: Roland Vossen <rvossen@broadcom.com>
Signed-off-by: Greg Kroah-Hartman <gregkh@suse.de>
drivers/staging/brcm80211/brcmsmac/aiutils.c
drivers/staging/brcm80211/brcmsmac/bcmsrom.c
drivers/staging/brcm80211/brcmsmac/nicpci.c
drivers/staging/brcm80211/brcmsmac/wl_mac80211.c
drivers/staging/brcm80211/brcmsmac/wlc_bmac.c
drivers/staging/brcm80211/brcmsmac/wlc_main.c
drivers/staging/brcm80211/brcmsmac/wlc_phy_shim.c
drivers/staging/brcm80211/include/nicpci.h

index 9aec0848eb999f1f5899f91684b135e231413796..bae40fe26d9002f1d6e00ef4c733163eb407dda2 100644 (file)
@@ -24,7 +24,6 @@
 #include <aiutils.h>
 #include <bcmsoc.h>
 #include <sbchipc.h>
-#include <pcicfg.h>
 #include <bcmdevs.h>
 
 /* ********** from siutils.c *********** */
index 952bc402263b3ed4e0aad588b9cd3af7d4fe8d7f..e0899c86a0bc25b74f9a3b7866ef2fd5bebc3236 100644 (file)
@@ -25,7 +25,7 @@
 #include <bcmsoc.h>
 #include <sbchipc.h>
 #include <bcmdevs.h>
-#include <pcicfg.h>
+#include <nicpci.h>
 #include <aiutils.h>
 #include <bcmsrom.h>
 
index 806b2ca0a8c9eef00fa6a443347f08d6496a3819..a96173d37b7fd03148236831d3fad2e090e4cc89 100644 (file)
@@ -27,7 +27,6 @@
 #include <pci_core.h>
 #include <pcie_core.h>
 #include <nicpci.h>
-#include <pcicfg.h>
 
 /* chipcontrol */
 #define CHIPCTRL_4321_PLL_DOWN 0x800000        /* serdes PLL down override */
@@ -83,7 +82,7 @@ static bool pcicore_pmecap(pcicore_info_t *pi);
 /* Initialize the PCI core. It's caller's responsibility to make sure that this is done
  * only once
  */
-void *pcicore_init(si_t *sih, void *pdev, void *regs)
+void *pcicore_init(struct si_pub *sih, void *pdev, void *regs)
 {
        pcicore_info_t *pi;
 
index 3d9f791cd31895b84f2b4b06036300fa3a2d5c05..ee026d32c23fd9fb284ef8c0c283edb774716695 100644 (file)
@@ -29,7 +29,7 @@
 #include <bcmwifi.h>
 #include <bcmutils.h>
 #include <bcmnvram.h>
-#include <pcicfg.h>
+#include <nicpci.h>
 #include <sbdma.h>
 
 #include "phy/wlc_phy_int.h"
index a7994e4031f4b03baac411dd03a0c77ee3ab305a..2ee078532f808ccf65343f173d873ecdc3d07209 100644 (file)
@@ -30,7 +30,7 @@
 #include <bcmutils.h>
 #include <bcmnvram.h>
 #include <sbchipc.h>
-#include <pcicfg.h>
+#include <nicpci.h>
 #include <sbdma.h>
 #include <bcmdma.h>
 
index c50f335d17b7108301c1cc44a60026f499383ab5..18a54638ad3a54295aeed2f15a8dee6599b721af 100644 (file)
@@ -25,7 +25,6 @@
 #include <bcmwifi.h>
 #include <bcmnvram.h>
 #include <aiutils.h>
-#include <pcicfg.h>
 #include <bcmsrom.h>
 #include <sbdma.h>
 #include <bcmdma.h>
index 7bb122b7c78655e13e6d867eaaee49e754b73b81..c94b4592394e2180701d6ffc81e47cec889da0fe 100644 (file)
 
 #include <linux/kernel.h>
 #include <linux/module.h>
-#include <linux/pci.h>
 
 #include <bcmdefs.h>
 #include <bcmutils.h>
 #include <bcmwifi.h>
 #include <aiutils.h>
 #include <sbchipc.h>
-#include <pcicfg.h>
 #include <sbdma.h>
 #include <bcmdma.h>
 #include <wlc_pmu.h>
index f901c608210d79c3a6377285a36f11a42f97be54..e9058c607e8f1710122ffaa1c3e152185e87330d 100644 (file)
 #ifndef        _NICPCI_H
 #define        _NICPCI_H
 
+/* PCI configuration address space size */
+#define PCI_SZPCR              256
+
+/* Brcm PCI configuration registers */
+/* backplane address space accessed by BAR0 */
+#define PCI_BAR0_WIN           0x80
+/* sprom property control */
+#define PCI_SPROM_CONTROL      0x88
+/* mask of PCI and other cores interrupts */
+#define PCI_INT_MASK           0x94
+/* backplane core interrupt mask bits offset */
+#define  PCI_SBIM_SHIFT                8
+/* backplane address space accessed by second 4KB of BAR0 */
+#define PCI_BAR0_WIN2          0xac
+/* pci config space gpio input (>=rev3) */
+#define PCI_GPIO_IN            0xb0
+/* pci config space gpio output (>=rev3) */
+#define PCI_GPIO_OUT           0xb4
+/* pci config space gpio output enable (>=rev3) */
+#define PCI_GPIO_OUTEN         0xb8
+
+/* bar0 + 4K accesses external sprom */
+#define PCI_BAR0_SPROM_OFFSET  (4 * 1024)
+/* bar0 + 6K accesses pci core registers */
+#define PCI_BAR0_PCIREGS_OFFSET        (6 * 1024)
+/*
+ * pci core SB registers are at the end of the
+ * 8KB window, so their address is the "regular"
+ * address plus 4K
+ */
+#define PCI_BAR0_PCISBR_OFFSET (4 * 1024)
+/* bar0 window size Match with corerev 13 */
+#define PCI_BAR0_WINSZ         (16 * 1024)
+/* On pci corerev >= 13 and all pcie, the bar0 is now 16KB and it maps: */
+/* bar0 + 8K accesses pci/pcie core registers */
+#define PCI_16KB0_PCIREGS_OFFSET (8 * 1024)
+/* bar0 + 12K accesses chipc core registers */
+#define PCI_16KB0_CCREGS_OFFSET        (12 * 1024)
+
 struct sbpcieregs;
+struct si_pub;
 
 extern u8 pcicore_find_pci_capability(void *dev, u8 req_cap_id,
                                         unsigned char *buf, u32 *buflen);
@@ -29,7 +69,7 @@ extern uint pcie_writereg(struct sbpcieregs *pcieregs,
 extern u8 pcie_clkreq(void *pch, u32 mask, u32 val);
 extern u32 pcie_lcreg(void *pch, u32 mask, u32 val);
 
-extern void *pcicore_init(si_t *sih, void *pdev, void *regs);
+extern void *pcicore_init(struct si_pub *sih, void *pdev, void *regs);
 extern void pcicore_deinit(void *pch);
 extern void pcicore_attach(void *pch, char *pvars, int state);
 extern void pcicore_hwup(void *pch);