ARM: mx5: check for error in ioremap
authorFabio Estevam <fabio.estevam@freescale.com>
Mon, 13 Dec 2010 12:47:05 +0000 (10:47 -0200)
committerSascha Hauer <s.hauer@pengutronix.de>
Tue, 14 Dec 2010 08:55:53 +0000 (09:55 +0100)
Signed-off-by: Fabio Estevam <fabio.estevam@freescale.com>
Signed-off-by: Sascha Hauer <s.hauer@pengutronix.de>
arch/arm/mach-mx5/board-cpuimx51.c
arch/arm/mach-mx5/board-cpuimx51sd.c
arch/arm/mach-mx5/board-mx51_babbage.c
arch/arm/mach-mx5/board-mx51_efikamx.c
arch/arm/plat-mxc/ehci.c

index 6ab002d08a5667808cc557af51c1114341b9fc23..125a1961fd8cae6859911cef20d6be8b049c3264 100644 (file)
@@ -178,6 +178,8 @@ static int initialize_otg_port(struct platform_device *pdev)
        void __iomem *usbother_base;
 
        usb_base = ioremap(MX51_OTG_BASE_ADDR, SZ_4K);
+       if (!usb_base)
+               return -ENOMEM;
        usbother_base = usb_base + MX5_USBOTHER_REGS_OFFSET;
 
        /* Set the PHY clock to 19.2MHz */
@@ -196,6 +198,8 @@ static int initialize_usbh1_port(struct platform_device *pdev)
        void __iomem *usbother_base;
 
        usb_base = ioremap(MX51_OTG_BASE_ADDR, SZ_4K);
+       if (!usb_base)
+               return -ENOMEM;
        usbother_base = usb_base + MX5_USBOTHER_REGS_OFFSET;
 
        /* The clock for the USBH1 ULPI port will come externally from the PHY. */
index 8e71c19b90197c9602c211e6d2469e7b14e87621..7e8fb82d22fcb4f8949ded5fb7e9611e5d812cb6 100644 (file)
@@ -157,6 +157,8 @@ static int initialize_otg_port(struct platform_device *pdev)
        void __iomem *usbother_base;
 
        usb_base = ioremap(MX51_OTG_BASE_ADDR, SZ_4K);
+       if (!usb_base)
+               return -ENOMEM;
        usbother_base = usb_base + MX5_USBOTHER_REGS_OFFSET;
 
        /* Set the PHY clock to 19.2MHz */
@@ -175,6 +177,8 @@ static int initialize_usbh1_port(struct platform_device *pdev)
        void __iomem *usbother_base;
 
        usb_base = ioremap(MX51_OTG_BASE_ADDR, SZ_4K);
+       if (!usb_base)
+               return -ENOMEM;
        usbother_base = usb_base + MX5_USBOTHER_REGS_OFFSET;
 
        /* The clock for the USBH1 ULPI port will come from the PHY. */
index a896f84895ada2bcecb00b228605153847aeef63..368a315e9ace26f0745afae86f483d172394ab80 100644 (file)
@@ -262,6 +262,8 @@ static int initialize_otg_port(struct platform_device *pdev)
        void __iomem *usbother_base;
 
        usb_base = ioremap(MX51_OTG_BASE_ADDR, SZ_4K);
+       if (!usb_base)
+               return -ENOMEM;
        usbother_base = usb_base + MX5_USBOTHER_REGS_OFFSET;
 
        /* Set the PHY clock to 19.2MHz */
@@ -280,6 +282,8 @@ static int initialize_usbh1_port(struct platform_device *pdev)
        void __iomem *usbother_base;
 
        usb_base = ioremap(MX51_OTG_BASE_ADDR, SZ_4K);
+       if (!usb_base)
+               return -ENOMEM;
        usbother_base = usb_base + MX5_USBOTHER_REGS_OFFSET;
 
        /* The clock for the USBH1 ULPI port will come externally from the PHY. */
index 5ab21a0036c14f4b6f539c5a59c99e05088d0e49..94e7818c50607b78059c64d7a0d42045b2b76a70 100644 (file)
@@ -148,6 +148,8 @@ static int initialize_otg_port(struct platform_device *pdev)
        void __iomem *usb_base;
        void __iomem *usbother_base;
        usb_base = ioremap(MX51_OTG_BASE_ADDR, SZ_4K);
+       if (!usb_base)
+               return -ENOMEM;
        usbother_base = (void __iomem *)(usb_base + MX5_USBOTHER_REGS_OFFSET);
 
        /* Set the PHY clock to 19.2MHz */
index c1a7146dad960ed1f3b5e254bfcb10b183070df2..d59f5feb3c548b466713495de4aa2b14a9c1053e 100644 (file)
@@ -254,6 +254,10 @@ int mxc_initialize_usb_hw(int port, unsigned int flags)
                int ret = 0;
 
                usb_base = ioremap(MX51_OTG_BASE_ADDR, SZ_4K);
+               if (!usb_base) {
+                       printk(KERN_ERR "%s(): ioremap failed\n", __func__);
+                       return -ENOMEM;
+               }
 
                switch (port) {
                case 0: /* OTG port */