ath10k: delay device access after cold reset
authorVasanthakumar Thiagarajan <vthiagar@qti.qualcomm.com>
Fri, 10 Jul 2015 09:01:20 +0000 (14:31 +0530)
committerKalle Valo <kvalo@qca.qualcomm.com>
Fri, 24 Jul 2015 07:42:14 +0000 (10:42 +0300)
commitacd195800ffca556e9c78c51d1efe534d71dd236
tree6be554f54e17a02b2d73d1c5d6401a63623f7dd3
parentc538bb3b8093ad027945b68f8b852ab4aca382b8
ath10k: delay device access after cold reset

It is observed that during cold reset pcie access right
after a write operation to SOC_GLOBAL_RESET_ADDRESS causes
Data Bus Error and system hard lockup. The reason
for bus error is that pcie needs some time to get
back to stable state for any transaction during cold reset. Add
delay of 20 msecs after write of SOC_GLOBAL_RESET_ADDRESS
to fix this issue. This patch is tested on QCA988X. This is
also tested on QCA99X0 which is WIP.

Signed-off-by: Vasanthakumar Thiagarajan <vthiagar@qti.qualcomm.com>
Signed-off-by: Kalle Valo <kvalo@qca.qualcomm.com>
drivers/net/wireless/ath/ath10k/pci.c