clk: renesas: Add r8a77995 CPG Core Clock Definitions
authorGeert Uytterhoeven <geert+renesas@glider.be>
Tue, 11 Jul 2017 14:58:42 +0000 (16:58 +0200)
committerGeert Uytterhoeven <geert+renesas@glider.be>
Wed, 16 Aug 2017 07:51:46 +0000 (09:51 +0200)
commit714c53aa2e2d6d60ca1e7d18980767c8b715c288
tree8756d59ec162511fcadce5b02ec309fd5486d204
parent2d6f25774332ebf6a0283d5bc558b273991797db
clk: renesas: Add r8a77995 CPG Core Clock Definitions

Add all R-Car D3 Clock Pulse Generator Core Clock Outputs, as listed
in Table 8.2f ("List of Clocks [R-Car D3]") of the R-Car Series, 3rd
Generation Hardware User's Manual (Rev. 0.55, Jun. 30, 2017).

Note that internal CPG clocks (S0, S1, S2, S3, S1C, S3C, SDSRC, and
SSPSRC) are not included, as they are used as internal clock sources
only, and never referenced from DT.

Signed-off-by: Geert Uytterhoeven <geert+renesas@glider.be>
Acked-by: Stephen Boyd <sboyd@codeaurora.org>
include/dt-bindings/clock/r8a77995-cpg-mssr.h [new file with mode: 0644]