ARM: dts: exynos: Add bus nodes using VDD_INT for Exynos3250
authorChanwoo Choi <cw00.choi@samsung.com>
Mon, 11 Apr 2016 03:57:51 +0000 (12:57 +0900)
committerKrzysztof Kozlowski <k.kozlowski@samsung.com>
Tue, 3 May 2016 10:22:57 +0000 (12:22 +0200)
commit304d10abb6803ab990c9879912bda5c42899be25
treeb79b1dd2932eedc0092c30c48842604257010c84
parente9a53680de225a9df146a90e90b2284a68c727c5
ARM: dts: exynos: Add bus nodes using VDD_INT for Exynos3250

This patch adds the bus nodes using VDD_INT for Exynos3250 SoC.
Exynos3250 has following AXI buses to translate data between
DRAM and sub-blocks.

Following list specifies the detailed relation between DRAM and sub-blocks:
- ACLK400 clock for MCUISP
- ACLK266 clock for ISP
- ACLK200 clock for FSYS
- ACLK160 clock for LCD0
- ACLK100 clock for PERIL
- GDL clock for LEFTBUS
- GDR clock for RIGHTBUS
- SCLK_MFC clock for MFC

Signed-off-by: Chanwoo Choi <cw00.choi@samsung.com>
Reviewed-by: Krzysztof Kozlowski <k.kozlowski@samsung.com>
Signed-off-by: Krzysztof Kozlowski <k.kozlowski@samsung.com>
arch/arm/boot/dts/exynos3250.dtsi